1.1V电源下，如何设计Cascode OPA？

wrss20080407

各位，第一次在1.1V电源下设计OPA，采用下图结构：

在电路中，除了M6a和M6b、M7a和M7b、M10的沟道长度L取800n外，其它所有管子的沟道长度L都是80n；电路中所有晶体管都是低阈值类型的，而且都工作在亚阈值区。
现在我遇到了下列问题：
1. 我的输入和输出共模电压取1.1/2=550mV，发现在有些工艺角下，特别是对于输入管M1a和M1b以及M10，难以保证vds>vdsat。
2. 晶体管进行电流镜像时，沟道调制效应明显，比如管子M8和M5等；而且虽然M9和M4的共模电平相同，但由于沟道调制，他们的电流也不是成比例。
3. 虽然有共模反馈，仿真发现输出共模电压并不是都稳定在550mV，有的工艺角下，输出共模电压甚至偏离25mV之多，惨不忍睹。

想把遇到的问题说清楚，所以话说得太罗嗦了！

向大家请教：对于如图放大器，我的设计在哪些方面欠考虑？能否针对以上3点问题提供些解决思路？
恳请大家指点一二，先谢谢大家了！！

uniquemh

1.你可以把vb1调大试试？
2.这样的结构，copy电流就是容易不准，cascode形式会改善，但是这么低的电压域，不太好再叠管子了。
电流镜copy的准一些，可以从减小copy比例，增大L W角度，再进一步改善，你可以试试，当然增大L，就牺牲些许速度了。

希望有帮助

wjx197733

uniquemh 发表于 2022-4-27 19:33
1.你可以把vb1调大试试？
2.这样的结构，copy电流就是容易不准，cascode形式会改善，但是这么低的电压域， ...

楼主可有尝试改变电流镜比例再是试试。怀疑在不同工艺角下，输出共模电平变化大的原因就是电流镜比例不对导致的，但我也找不到理论依据。

wrss20080407

恳请大家指点一下这类放大器的设计过程，多谢啦！！

jamesccp

40nm? 有 analog Vt device ，vth 会小很多，gm*ro 也大些 。另外共模电压可以低于 1/2 VDD 吗？

wrss20080407

jamesccp 发表于 2022-4-28 17:42
40nm? 有 analog Vt device ，vth 会小很多，gm*ro 也大些 。另外共模电压可以低于 1/2 VDD 吗？ ...

看了仿真结果，还是沟道调制的问题。尤其输出级，为了提高gm，n管和p管的沟道长度设计为80n，但是沟道调制导致电流镜像不准。很郁闷。