设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 后端设计 › 后端资料区 › 综合与时序分析的设计约束 Synopsys设计约束（SDC）实 ...
123
返回列表 发新帖
楼主: lfzhang

[资料] 综合与时序分析的设计约束 Synopsys设计约束（SDC）实用指南

[复制链接]
eer0047
发表于 2025-5-26 20:10:23 | 显示全部楼层
谢谢分享，看看内容
回复 支持 反对

使用道具 举报

发表于 2025-5-28 10:27:56 | 显示全部楼层
看看
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2025-6-4 21:37:23 | 显示全部楼层
谢谢分享
回复 支持 反对

使用道具 举报

发表于 2025-7-22 00:40:43 | 显示全部楼层
There are few such books in China
回复 支持 反对

使用道具 举报

发表于 2025-7-25 10:26:45 | 显示全部楼层
正在研究
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2025-8-7 11:54:32 | 显示全部楼层
谢谢
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2025-8-7 12:55:50 | 显示全部楼层
非常感谢！
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

Rway
发表于 2025-8-13 10:54:48 | 显示全部楼层
看一看
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

123
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-8-23 16:52 , Processed in 0.015331 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表