大佬在用cadence仿真时有没遇到这个问题

fzwwj95

这是我的错误以及我设置的波形，好像并没有不连续的情况吧，这种要怎么修改呢以及B4另外想问下各位大佬 方波里这个不设置是不是可能会导致仿真出错？小弟现在在仿真一个10位DAC，没有设置上升时间下降时间（空着）结果每过64个码就失码，但是加上就不会失码了，这是什么情况？？？？

amodaman

仿真激励中电压源上升沿和下降沿的快慢设置本身没有什么对错。当你设置为很快的时候，在仿真器缺省的步长时间内，电压源所驱动的节点电压发生剧烈的变化，当然是违反了仿真器数值算法的收敛条件，所以给出了要放宽收敛条件才能继续的警告信息。在这个信息可以忽略。

倒是你的ADC仿真需要激励源变化如此快的时候才不会发生转换码的丢失，这本身或许说明ADC受寄生效应的影响会很大，在实际应用这个ADC的场景下也会自然丢失一些精度。这个是要从主要的设计参数上去细看一下的，或者开关的时序不合理是否造成了电荷的泄露，以致于比较器的出错误结论。