关于提高带隙基准PSRR的问题

Sakura314 · 发表于 2022-4-15 22:31:12

最近小弟在进行毕业设计，设计了电源电压1.2v，输出1v的低压电流模带隙基准，使用了论文中的PSRR增强电路，现在测出来运放输出端的PSRR接近0dB，但是带隙基准输出端的PSRR仍然很低，只有26dB，想请教一下各位大佬，可能是哪里出了问题，非常感谢！

大话天神 · 发表于 2022-4-16 16:14:45

增加带隙输出P管的ro试试

Sakura314 · 发表于 2022-4-16 17:06:51

大话天神发表于 2022-4-16 16:14
增加带隙输出P管的ro试试

有试过的，增加到了30dB，感觉PSRR还是不太好

Sakura314 · 发表于 2022-4-16 17:09:10

运放输出端的两个pmos的PSRR特性就挺正常的，但是到了带隙输出端PSRR特性就不太好了

大话天神 · 发表于 2022-4-16 21:43:02

Sakura314 发表于 2022-4-16 17:06
有试过的，增加到了30dB，感觉PSRR还是不太好

R4 500K会不会太大了点

Sakura314 · 发表于 2022-4-17 12:09:53

大话天神发表于 2022-4-16 21:43
R4 500K会不会太大了点

r4降到50k了，还是不太行

问老师，老师就说自己分析分析，佛了

大话天神 · 发表于 2022-4-17 19:58:18

Sakura314 发表于 2022-4-17 12:09
r4降到50k了，还是不太行问老师，老师就说自己分析分析，佛了

最后这个M7是干嘛的啊，电流还挺大的

tangrx · 发表于 2022-4-17 20:29:40

这个电路的PSR的上限取决于匹配，匹配做不上去的话，运放增益再高也没用。P管ro的匹配、gm的匹配都需要做好，你第三个P管的VDS和前面的相差太多，导致ro失配。

Sakura314 · 发表于 2022-4-17 22:56:08

大话天神发表于 2022-4-17 19:58
最后这个M7是干嘛的啊，电流还挺大的

那个是启动电路，参考的这篇论文

Sakura314 · 发表于 2022-4-17 22:59:00

tangrx 发表于 2022-4-17 20:29
这个电路的PSR的上限取决于匹配，匹配做不上去的话，运放增益再高也没用。P管ro的匹配、gm的匹配都需要做好 ...

我尝试着调了一下，改变了ICTAT与IPTAT，也试着在两个pmos电流镜漏端加mos管，加电阻，但是VDS都不太容易控制，想问一下大佬可以从什么思路来设计这个电流镜达到匹配的效果呢？非常感谢！

[求助] 关于提高带隙基准PSRR的问题