带隙基准的启动时间

StevenYwh · 发表于 2022-4-14 00:38:55

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

带隙基准的启动时间是不是越快越好，启动越快或者越慢有什么影响？一般的启动时间范围做到多少

spartan313 · 发表于 2022-4-14 14:21:18

其实是看整个系统的，一般都有上电顺序，因为VBG外部会挂一个带宽很低的lpf, 所以可能真的启动时间有100~200uS

StevenYwh · 发表于 2022-4-14 15:28:01

geo24 发表于 2022-4-14 14:21
其实是看整个系统的，一般都有上电顺序，因为VBG外部会挂一个带宽很低的lpf, 所以可能真的启动时间有100~20 ...

仿真的话和实际做出来的误差有多大

spartan313 · 发表于 2022-4-14 15:46:00

StevenYwh 发表于 2022-4-14 15:28
仿真的话和实际做出来的误差有多大

实际做的时候很难测啊上电在现实测试中是个很快的过程仿真是对于仿真器来说是个慢过程要说误差很难说精准的测到不过DC是很准的

StevenYwh · 发表于 2022-4-14 21:15:55

geo24 发表于 2022-4-14 15:46
实际做的时候很难测啊上电在现实测试中是个很快的过程仿真是对于仿真器来说是个慢过程要说误差很难说 ...

今天答辩的时候老师说仿真是一个比较理想的过程，让我调研实际系统做出来以后，类似运放增益、BGR温度系数等各项指标会与仿真差多少。

spartan313 · 发表于 2022-4-15 12:09:29

StevenYwh 发表于 2022-4-14 21:15
今天答辩的时候老师说仿真是一个比较理想的过程，让我调研实际系统做出来以后，类似运放增益、BGR温度系 ...

真的主要看设计还有不少know-how知识还有版图的考虑，以及测试规范，说个最简单的VBG这个电压，你拉到pad, 肯定需要一个旁路的OTA把它driving 出去，而普通工作模式下需要关断，节省功耗，这个拉出去的信号的屏蔽，trace width，你都得考虑；还有你的iref（ptat? constant?ipoly）什么的都要有一个系统级的想法；所以模块级别的仿真到系统芯片级都系要考量，最后就是封装到PCB 板级别设计

陈曦瑜 · 发表于 2023-9-23 16:48:03

确实

[求助] 带隙基准的启动时间

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

站长推荐 /2