EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 轻松成为设计高手：VERILOG HDL实用精解

123 4 / 4 页下一页

楼主: 甲壳虫

[资料] 轻松成为设计高手：VERILOG HDL实用精解

[复制链接]

ayamitek

发表于 2022-6-21 10:37:25 | 显示全部楼层

甲壳虫发表于 2022-4-6 11:59
封面

thanks for sharing

回复支持反对

kairimai

发表于 2022-8-20 07:22:37 | 显示全部楼层

谢谢分享

EETOP创芯人才网职位发布入口

回复支持反对

hunan168

发表于 2022-8-25 20:50:35 | 显示全部楼层

看看如何

回复支持反对

hunan168

发表于 2022-8-25 20:52:37 | 显示全部楼层

资料一般般啦

EETOP创芯人才网职位发布入口

回复支持反对

jake10000

发表于 2022-8-26 03:33:16 | 显示全部楼层

thanks

EETOP创芯人才网简历投递入口

回复支持反对

ganchunzhao

发表于 2022-8-26 08:35:03 | 显示全部楼层

谢谢

EETOP创芯人才网职位发布入口

回复支持反对

hyj1985

发表于 2022-9-1 23:22:35 | 显示全部楼层

谢谢分享

EETOP创芯人才网简历投递入口

回复支持反对

dsg_hz

发表于 2023-1-28 14:34:28 | 显示全部楼层

6666666666

EETOP创芯人才网职位发布入口

回复支持反对

cdting

发表于 2023-2-22 20:34:05 | 显示全部楼层

Thanks!!!

EETOP创芯人才网简历投递入口

回复支持反对

xiarongjun

发表于 2023-3-2 09:28:24 | 显示全部楼层

thanks

回复支持反对

123 4 / 4 页下一页

返回列表

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

GMT+8, 2024-12-22 22:45 , Processed in 0.019886 second(s), 6 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

[资料] 轻松成为设计高手：VERILOG HDL实用精解

站长推荐 /2