在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
12
返回列表 发新帖
楼主: new_bird

[原创] 关于Sigma-delta ADC电路设计的一点心得

[复制链接]
发表于 2022-4-7 03:49:11 | 显示全部楼层
single bit的quantization gain在设计的时候怎么算的,考虑过singlebit的稳定性么。。。过去两年singlebit发文章比较流行
 楼主| 发表于 2022-4-7 20:26:00 | 显示全部楼层


alex.gaoding 发表于 2022-4-7 03:49
single bit的quantization gain在设计的时候怎么算的,考虑过singlebit的稳定性么。。。过去两年singlebit ...


不好意思,量化增益这个没考虑到,不太清楚,稳定性在设计电路的时候稍微考虑了下
发表于 2022-4-8 22:53:28 | 显示全部楼层
感谢分享,一起学习哈
发表于 2022-5-7 00:09:59 来自手机 | 显示全部楼层
请问这个adc怎么学习,我看sigma delta adc是一点懵逼
发表于 2022-5-7 00:11:58 来自手机 | 显示全部楼层
我看understanding 这本书,感觉好难,根本不知道怎么入手,可能以前你也回答我的问题,大佬能不能给我一点建议,是先电路开始还是一阶二阶调制开始呢
发表于 2023-12-7 11:39:43 | 显示全部楼层
想请教一下调制器输出做FFT为什么会有低频分量?调制器输入没有直流量
发表于 2024-4-7 20:05:09 | 显示全部楼层
我在做24年机床赛,也需要一个24位ADC,毫无头绪,搭完电路什么也不对,感觉难上了天际,绝望。。。
发表于 2024-4-9 16:02:15 | 显示全部楼层
请问一下在matlab建模的时候也会出现三次谐波,初步推断是运放SR的影响,SR越小,三次谐波就会越大,但是由于功耗原因不能把SR做的很大,请问还有其他的方式可以降低建模的时候的三次谐波吗?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-24 10:09 , Processed in 0.018237 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表