cadence怎生成hspice网表

我叫夏满满 · 发表于 2022-3-26 15:30:37

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

想用cadence搭好电路图，生成网表，再改一改用到hspice上

shanklin · 发表于 2022-3-26 16:17:33

Virtuoso内点击左上角Launch - ADEL - Setup - Simulator 中选hspiceD 然后在ADE中选择Simulation - Netlist - Create

渊默 · 发表于 2022-3-26 17:04:23

shanklin 发表于 2022-3-26 16:17
Virtuoso内点击左上角Launch - ADEL - Setup - Simulator 中选hspiceD 然后在ADE中选择Simulation - Netlis ...

生成的网表是指netlist文件吗，是不是在加进hspice之前把仿真什么的重新设置一下

shanklin · 发表于 2022-3-26 17:20:23

渊默发表于 2022-3-26 17:04
生成的网表是指netlist文件吗，是不是在加进hspice之前把仿真什么的重新设置一下
...

楼主问的应该就是生成网表文件吧

渊默 · 发表于 2022-3-26 20:00:29

shanklin 发表于 2022-3-26 17:20
楼主问的应该就是生成网表文件吧

我只是想问一下，生成的文件如果要加到hspice里面仿真是不是还要加仿真条件，我看那个网表只是元器件之间的互联

我叫夏满满 · 发表于 2022-3-28 13:59:01

shanklin 发表于 2022-3-26 16:17
Virtuoso内点击左上角Launch - ADEL - Setup - Simulator 中选hspiceD 然后在ADE中选择Simulation - Netlis ...

好的，我也试过，但是生成出来的文件里面什么都没有

shanklin · 发表于 2022-3-29 10:15:01

渊默发表于 2022-3-26 20:00
我只是想问一下，生成的文件如果要加到hspice里面仿真是不是还要加仿真条件，我看那个网表只是元器件之间 ...

对的需要PDK里的spice model

shanklin · 发表于 2022-3-29 10:17:32

我叫夏满满发表于 2022-3-28 13:59
好的，我也试过，但是生成出来的文件里面什么都没有

生成的时候CIW里面是否有warning？

dzy-icdesign · 发表于 2024-8-29 13:22:10

1  确认是否激活了hspiceD仿真器
2  如果没用veriloga可以不加这个 ade l---setup--Environment的第一行和第二行加veriloga
3  ade -simulate-netlist-creat
4 导出来会有缺东西检查psf 和网表有时候基本的有些理想源的设置也不太对
5 仿真option需要自己在网表调整或添加这些设置并没有跟随导出自行查阅hspice

[求助] cadence怎生成hspice网表

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

浏览过的版块

站长推荐 /2