在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3929|回复: 16

[资料] SystemVerilog验证++测试平台编写指南

[复制链接]
发表于 2022-3-7 15:55:15 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
Systemverilog验证++测试平台编写指南

SystemVerilog验证 测试平台编写指南.pdf

25.67 MB, 下载次数: 118 , 下载积分: 资产 -8 信元, 下载支出 8 信元

发表于 2022-3-7 21:09:45 | 显示全部楼层
kankan
发表于 2022-3-8 00:33:28 | 显示全部楼层
很好很强大啊,呵呵。
发表于 2022-3-8 06:50:58 | 显示全部楼层
kankan
发表于 2022-3-8 22:39:10 | 显示全部楼层
kankan
发表于 2022-3-12 14:00:37 | 显示全部楼层
谢谢分享
发表于 2022-3-17 18:34:43 | 显示全部楼层
看下
发表于 2022-3-17 19:00:15 | 显示全部楼层
清晰度有点低
发表于 2022-3-24 10:32:50 | 显示全部楼层
谢谢分享。。。。。
发表于 2022-3-24 17:40:05 | 显示全部楼层
啥东东,下下来看看。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-6-2 10:24 , Processed in 0.028174 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表