关于UVM TLM端口的一点思考

许晴125

当一个component中有多个IMP的时候，analysis imp 可以通过`uvm_analysis_imp_decl来实现添加后缀来做区分write函数。但是如果是blocking_put和blocking_get系列端口的IMP，put/get等函数应该怎么区分呢？（还是根本就实现不了）

据我观察在实际的项目中，都是用的analysis相关的端口。

anpengfei

都可以吧，你看uvm_tlm_defines里好多

eaglezhang01

楼上说的是正确的，所有的类型都有对应的define

eaglezhang01

许晴125

anpengfei 发表于 2022-3-3 18:01
都可以吧，你看uvm_tlm_defines里好多

那analysis系列的端口是不是和blocking_put和blocking_get系列端口，实际上并没有本质上的区别？两者都能实现对方的功能？

许晴125

eaglezhang01 发表于 2022-3-3 19:11

大佬，这是从哪里摘出来的？

eaglezhang01

这个其实就是源码，我把源码转换为PDF然后加了书签，然后加了写trace功能

许晴125

eaglezhang01 发表于 2022-3-4 09:35
这个其实就是源码，我把源码转换为PDF然后加了书签，然后加了写trace功能

大佬，那analysis系列的端口是不是和blocking_put和blocking_get系列端口，实际上并没有本质上的区别？两者都能实现对方的功能？


为什么项目中绝大多数都是使用的analysis相关的端口？

eaglezhang01

许晴125 发表于 2022-3-4 10:36
大佬，那analysis系列的端口是不是和blocking_put和blocking_get系列端口，实际上并没有本质上的区别？两 ...

实现方法本质上大同小异，但使用上有很大的区别，analysis对应的是write函数，他是函数所以就是非blocking的，最明显的区别这个port有广播的功能，其它的没有，使用上一般都用analysis port，但其他的也有用，只是没这么频繁，建议看下相关资料，这个部分张强的书讲的太复杂了，我刚学uvm的时候被这个部分搞出阴影，感觉太杂太乱，不过看了源码后就感觉是现有的资料讲的不太好所以会感觉吃力

许晴125

eaglezhang01 发表于 2022-3-4 12:12
实现方法本质上大同小异，但使用上有很大的区别，analysis对应的是write函数，他是函数所以就是非blockin ...

如果要从实现功能角度来看的话，我觉得这些端口都能实现相同的功能。无非在一些细节上实现的不一样。