闭环反馈电阻全差分结构的PGA如何提高线性度

17315768922 · 发表于 2022-3-3 13:11:40

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

请问一下，这种闭环反馈电阻全差分结构的PGA如何提高线性度呢（1db增益压缩点和三阶截点）
运放内部就是二级带密勒补偿的全差分运放结构！
拉扎维书上说负反馈可以提高线性度，可我已经用了负反馈三阶截点仿真还是达不到30dbm，请问还有别的方法嘛，或者需要改变别的什么参数嘛
求大佬指教一下，或者推荐点相关文献也行

17315768922 · 发表于 2022-3-3 13:16:48

顶一下，求大佬指教

lnq1993 · 发表于 2022-3-3 13:38:22

Output stage是class AB的么
增加output stage电流试试，或者用大点的R1,R2

17315768922 · 发表于 2022-3-3 15:12:25

lnq1993 发表于 2022-3-3 13:38
Output stage是class AB的么
增加output stage电流试试，或者用大点的R1,R2

不是，就是普通的上p下n的cs结构，请问增大输出级电流或者加大电阻，为啥能提高线性度呢，是提高了增益吗

lnq1993 · 发表于 2022-3-3 23:32:24

我做的是drive ADC的PGA，BW几个MHz, 不知道和你这个差别大不
如果1st stage gain不够或者output stage current太少都会造成distortion，在有diff signal的时候，output stage要给R1,R2提供current， VGS会改变， 1st stage的biasing会变，linearity会变

liuqilong8819 · 发表于 2022-3-4 06:44:33

在虚地点加个负阻试试

17315768922 · 发表于 2022-3-4 11:18:00

lnq1993 发表于 2022-3-3 23:32
我做的是drive ADC的PGA，BW几个MHz, 不知道和你这个差别大不
如果1st stage gain不够或者output stage cur ...

额，大哥你好，我试着增大了一点R1和R2（从10k-50k增大到20k-100k）但是三阶截点还是没有提高

17315768922 · 发表于 2022-3-4 11:19:37

liuqilong8819 发表于 2022-3-4 06:44
在虚地点加个负阻试试

大哥是什么意思，是j换成源级负反馈的形式嘛

lnq1993 · 发表于 2022-3-4 12:32:32

17315768922 发表于 2022-3-4 11:18
额，大哥你好，我试着增大了一点R1和R2（从10k-50k增大到20k-100k）但是三阶截点还是没有提高
...

你这个是RF的？我没做过几百MHz的...
你可以先看看DC linearity好不好，如果没问题那改resistor和output stage就没啥用
你试试R2 parallel一个cap等于你的input pair parasitic cap. 没有cap的话，gain在high freq会变化

17315768922 · 发表于 2022-3-4 13:05:07

lnq1993 发表于 2022-3-4 12:32
你这个是RF的？我没做过几百MHz的...
你可以先看看DC linearity好不好，如果没问题那改resistor和output ...

这个pga带宽也没有几百M那么大，就20M，想请问一下DC线性度怎么看呢，我只会仿真一下1db增益压缩点和三阶截点

账号		自动登录	找回密码
密码			注册

[求助] 闭环反馈电阻全差分结构的PGA如何提高线性度

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

浏览过的版块

站长推荐 /1