synopsys ICC 数字后端如何将电路打包成标准单元/macro

飞雪寒杺 · 发表于 2022-2-11 21:47:01

目前在做一个像素电路，阵列比较大，希望把单个像素电路打包成标准单元/macro，在后面整体电路中调用摆放后进行布局布线，是否有相关资料流程可以参考？谢谢！

songself · 发表于 2022-2-12 10:39:49

围观

飞雪寒杺 · 发表于 2022-3-23 15:30:33

顶一下，貌似cadence是用abstract generator，synopsys是否有类似的工具支持呢？

suma5213 · 发表于 2022-3-24 18:37:06

PDXOEDG H G

[求助] synopsys ICC 数字后端如何将电路打包成标准单元/macro