设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 后端设计 › 后端讨论区 › innovus导出网表问题
返回列表 发新帖
查看: 1659|回复: 1

[求助] innovus导出网表问题

[复制链接]
jxplovewj
发表于 2022-2-11 11:45:10 | 显示全部楼层 |阅读模式
10资产
我想导出Verilog的部分网表，比如吃进去的verilog把整个std都罗列了出来，我只想把一部分我关心的结构的网表导出来，该如何操作呢？
回复

举报

Lover_Momo
发表于 2022-2-13 15:29:48 | 显示全部楼层
saveNetlist -topCell ***
EETOP创芯人才网简历投递入口
回复

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 06:22 , Processed in 0.012867 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表