关于PLL中CHP结构问题

wuhanhan8

大家好，最近看到一个PLL中的CHP结构如图1所示，其余部分与传统CHP类似，但多出来了一个灌电流通路（红圈内所示），由两组信号线控制，名为osteeredb和OPCb，如图2.即在UPB和DN都关断的情况下，也持续有一个电流灌入到Vcon，波形如图3.这样看起来Vcon的纹波反而更大了，不知这样做的目的是什么，还请大家指导，谢谢！

出来打篮球

啊 明白了 用来trim的 前仿看不出来。你要做后仿

wuhanhan8

   

出来打篮球 发表于 2022-2-8 11:23
啊 明白了 用来trim的 前仿看不出来。你要做后仿

谢谢解答，不过我还是不太清晰：  当Vout（vcon）上下MNOS和PMOS都关断时，Vout（vcon）应该floating才对，加入的这个灌电流会导致vcon上升，不太清楚是trim什么。。。

出来打篮球

   

wuhanhan8 发表于 2022-2-8 11:41
谢谢解答，不过我还是不太清晰：  当Vout（vcon）上下MNOS和PMOS都关断时，Vout（vcon）应该floating才对 ...

后面直接控制VOC的话，FLOATING 电平会掉的，这是模拟信号，后仿真RCC抽出来之后变数很大

scpuke

   

wuhanhan8 发表于 2022-2-8 11:41
谢谢解答，不过我还是不太清晰：  当Vout（vcon）上下MNOS和PMOS都关断时，Vout（vcon）应该floating才对 ...

小数环引入固定offset电流，目的是锁定状态时在PFD输入端引入一个固定相差，改善“PFD+CP”组合的线性度（相差到输出电荷的传函）。这个线性度会影响到DSM的噪声贡献以及fractional spur。

wuhanhan8

   

scpuke 发表于 2022-2-8 13:37
小数环引入固定offset电流，目的是锁定状态时在PFD输入端引入一个固定相差，改善“PFD+CP”组合的线性度 ...

谢谢！好像的确如此，仿真结果显示Fback和Fref确实引入了一个固定相位差，我再看看

wuhanhan8

   

出来打篮球 发表于 2022-2-8 13:33
后面直接控制VOC的话，FLOATING 电平会掉的，这是模拟信号，后仿真RCC抽出来之后变数很大
...

好的，谢谢~我跑跑后仿看

wuhanhan8

   

scpuke 发表于 2022-2-8 13:37
小数环引入固定offset电流，目的是锁定状态时在PFD输入端引入一个固定相差，改善“PFD+CP”组合的线性度 ...

为何在fback和fref之间引入一个相位差可以提高线性度，不知道有没有采用类似结构的论文可以参考？谢谢