40nm工艺，考虑lod效应，A,B,C三个管子匹配怎么做，比如比例是2:4:6,求教了！

楚卓清 · 发表于 2022-1-17 09:23:59

DUMCCBABCCDUM
DUMCCBABCCDUM

jessiann · 发表于 2022-1-17 09:27:44

楚卓清发表于 2022-1-17 09:23
DUMCCBABCCDUM
DUMCCBABCCDUM

这不是共质心的画法吗，我说的是40nm工艺

楚卓清 · 发表于 2022-1-17 09:40:06

jessiann 发表于 2022-1-17 09:27
这不是共质心的画法吗，我说的是40nm工艺

跟啥工艺没啥关系
单排可以考虑（D=DUM）
DDCCBABCCBABCCDD

封心锁爱 · 发表于 2022-1-17 10:47:49

S和D共用，dummy也是然后Dummy的gate和S接其衬底电位

抬头看烟花 · 发表于 2022-1-22 12:09:47

LOD效应，描述的是MOS管OD的长度对器件特性的影响。在小尺寸的工艺中，比如40nm，期间大多采用STI隔离技术，而STI隔离槽内填充的氧化物会对隔离岛产生应力影响，从而影响MOS管的电流特性。
匹配MOS管建议common OD。
如果OD长度一样，DDCCCBBAABBCCCDD就可以了
如果OD长度不一样，可能需要与designer去沟通调整尺寸，不然没法做匹配。

chenju2121 · 发表于 2022-2-9 16:48:09

OD共用两个一组，把共同接地或者电源的S/D端放在外侧，然后中心对称OD共用，左右加1个以上的DUMMY，dummy也可以和有效管OD共用

[求助] 40nm工艺，考虑lod效应，A,B,C三个管子匹配怎么做，比如比例是2:4:6,求教了！

站长推荐 /1