关于flip chip的ESD问题

杀手1983 · 发表于 2022-1-14 16:16:24

您需要登录才可以下载或查看，没有账号？注册

x

在做flip chip设计时，会用RDL层进行绕线（连接IO PAD和bump），SMIC文档上对ESD的要求只讲了IO ring上每隔500um放置一对VDD/VSS，用来保证从IO到电源的阻抗小于1Ω。在flip chip设计时，从Bump到IO PAD这段绕线的的阻抗一般有什么要求吗？

jimmyliuquan · 发表于 2022-1-17 13:21:33

一般是要求RDL在16um以上，具体长度是要看你IO离bump要多远了肯定是越近越好

zhyu101 · 发表于 2022-1-17 13:37:53

楼主是高手啊

杀手1983 · 发表于 2022-1-17 15:01:57

zhyu101 发表于 2022-1-17 13:37
楼主是高手啊

您有ESD方面的一些建议吗？请不吝赐教~

qingx_j · 发表于 2022-1-18 09:47:46

好问题！顶顶，等高手来

papertiger · 发表于 2022-1-20 13:40:24

这个看你芯片大小，芯片太大，会有要求做ESD的check。

就会要求每两个VDD间做diode

[求助] 关于flip chip的ESD问题