在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
查看: 2523|回复: 5

[求助] 关于flip chip的ESD问题

[复制链接]
发表于 2022-1-14 16:16:24 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

×
在做flip chip设计时,会用RDL层进行绕线(连接IO PAD和bump),SMIC文档上对ESD的要求只讲了IO ring上每隔500um放置一对VDD/VSS,用来保证从IO到电源的阻抗小于1Ω。在flip chip设计时,从Bump到IO PAD这段绕线的的阻抗一般有什么要求吗?

发表于 2022-1-17 13:21:33 | 显示全部楼层
一般是要求RDL在16um以上,具体长度是要看你IO离bump要多远了 肯定是越近越好
回复 支持 反对

使用道具 举报

发表于 2022-1-17 13:37:53 | 显示全部楼层
楼主是高手啊
回复 支持 反对

使用道具 举报

 楼主| 发表于 2022-1-17 15:01:57 | 显示全部楼层


   
zhyu101 发表于 2022-1-17 13:37
楼主是高手啊


您有ESD方面的一些建议吗?请不吝赐教~
回复 支持 反对

使用道具 举报

发表于 2022-1-18 09:47:46 | 显示全部楼层
好问题!顶顶,等高手来
回复 支持 反对

使用道具 举报

发表于 2022-1-20 13:40:24 | 显示全部楼层
这个看你芯片大小,芯片太大,会有要求做ESD的check。

就会要求每两个VDD间做diode
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-8-5 14:45 , Processed in 0.016885 second(s), 4 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表