verilog a 抗混叠滤波器

xdf666 · 发表于 2022-1-13 14:03:16

您需要登录才可以下载或查看，没有账号？注册

×

各位前辈好！小弟最近项目需要，想用verilog a 写一个行为级的低通滤波器，但是完全没头绪不知道该怎么入手。
路过的有经验的前辈、朋友能不能指点一二，感激不尽！

xdf666 · 发表于 2022-1-13 14:08:26

自顶

xdf666 · 发表于 2022-1-13 15:07:45

我按照一些资料试着写了一下，但有语法报错。有没有哪位前辈指导一下错误在哪呀

spartan313 · 发表于 2022-1-13 16:33:33

laplace_nd(V(in),[0,3],[4,0,1]) ; 试一下

spartan313 · 发表于 2022-1-13 16:34:43

可以插入一下
analog begin

laplace_nd(V(in),[0,3],[4,0,1]) ;

end

xdf666 · 发表于 2022-1-14 11:27:38

geo24 发表于 2022-1-13 16:34
可以插入一下
analog begin

好的非常感谢您！

spartan313 · 发表于 2022-1-14 18:47:29

可以工作了吧

xdf666 · 发表于 2022-1-17 19:25:31

geo24 发表于 2022-1-14 18:47
可以工作了吧

是的，可以了，非常感谢！

liuhuaiyu · 发表于 2022-1-17 20:42:56

可以去参考一下标准运放的verilogA的写法，基本所有的语法都包含了

xdf666 · 发表于 2022-1-21 11:12:45

liuhuaiyu 发表于 2022-1-17 20:42
可以去参考一下标准运放的verilogA的写法，基本所有的语法都包含了

我看了ahdlLib库里的标准运放，总共只有一句话。不知道您说的标准运放的写法是不是这样的呢？

账号		自动登录	找回密码
密码			注册

[求助] verilog a 抗混叠滤波器