关于flip chip的ESD问题

杀手1983

在做flip chip设计时，会用RDL层进行绕线（连接IO PAD和bump），SMIC文档上对ESD的要求只讲了IO ring上每隔500um放置一对VDD/VSS，用来保证从IO到电源的阻抗小于1Ω。在flip chip设计时，从Bump到IO PAD这段绕线的的阻抗一般有什么要求吗？

hujiangtao007

我也想知道。个人猜想：ESD应该是只考虑IO PAD通过ESD cell到地之间通路的寄生比到core电路的通路寄生小很多就行。可以把bump和RDL部分的寄生算到封装上去。影响的主要是信号的性能。