pre dft DRC :D9

xingyun666666 · 发表于 2022-1-12 21:34:32

hamandu 发表于 2022-1-10 16:10
就是说，DFT DRC时，有一个状态是clock on，也就是把某个clock激活，看看能否传递到后面每个reg的CP端，当 ...

请教前辈，在综合flow看到如下这段，目的是什么？
set cell_from_def [get_cells -quiet -hierarchical -filter "logical_cell_from_def"]
if {$cell_from_def != {}} {
remove_cell $cell_from_def
}

xingyun666666 · 发表于 2022-1-25 18:59:15

hamandu 发表于 2022-1-10 16:10
就是说，DFT DRC时，有一个状态是clock on，也就是把某个clock激活，看看能否传递到后面每个reg的CP端，当 ...

请教前辈一个问题，困扰我的，在做综合时，为什么第一次综合前要存write_sdc？意义是？应该有的flow是在综合后，才存一个SDC

boy001z · 发表于 2022-2-11 14:41:48

xingyun666666 发表于 2022-1-25 18:59
请教前辈一个问题，困扰我的，在做综合时，为什么第一次综合前要存write_sdc？意义是？应该有的flow是在 ...

取决于flow 前后一般都可以

boy001z · 发表于 2022-2-11 14:46:51

xingyun666666 发表于 2022-1-12 21:34
请教前辈，在综合flow看到如下这段，目的是什么？
set cell_from_def [get_cells -quiet -hierarchical - ...

这段是把def文件里的cell全部删除

电科糖糖 · 发表于 2025-1-15 13:24:16

greatao 发表于 2022-1-11 11:36
D9一般是icg的TE端 tie0了，导致clk不可控。

感谢大佬！我遇到的就是这个问题，看下图就能发现

[讨论] pre dft DRC :D9

站长推荐 /2