关键路径改善时序的方法

九州客 · 发表于 2022-1-3 12:21:20

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

大家都知道逻辑门是管子搭出来的，但并非一个路径过的逻辑门越多，delay越大。这里之前没仔细研究过，总以为过的门越多延迟越大，想改善关键路径时序只能尽量减少过的门数量。建议大家可以看下《基于逻辑努力的cmos串行传输链延迟时间的优化分析与模拟》这篇论文，讲的比较透，并非门越少延迟越小，有时候加几个门甚至能改善时序，让delay变小……

九州客 · 发表于 2022-1-3 12:24:03

相信很多入行不久的同学还存在这个认知误区……我本人是入行6年才发现这个

student321 · 发表于 2022-1-3 19:55:58

kankan

品博锦取_2021 · 发表于 2022-2-16 13:35:38

thanks for your sharing !!! excellent professional precious datas !!!

夏尔 · 发表于 2022-2-23 09:03:25

品博锦取_2021 · 发表于 2022-2-23 11:41:21

this is professional precious datas !!! thanks for your sharing !!! excellent !!!

dsg_hz · 发表于 2022-3-2 14:05:59

关键路径改善时序的方法

clslhy · 发表于 2022-3-7 11:44:39

good ! thanks !

mafei118121 · 发表于 2022-3-9 11:09:52

感谢分享

qianrenrui · 发表于 2022-3-22 09:45:44

学习了

[原创] 关键路径改善时序的方法

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

站长推荐 /1