LDO带片外电容，主极点在输出端的PSR变化趋势的问题

9874748x · 发表于 2021-12-28 10:15:59

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

本帖最后由 sqxu1103 于 2021-12-28 11:23 编辑

求助一个关于主极点在内部/输出端的PSR趋势的问题。关于LDO主极点在片内和片外，PSR的情况如下：

（来源：An External Capacitorless Low-Dropout Regulator With High PSR at All Frequencies From 10 kHz to 1 GHz Using an Adaptive Supply-Ripple Cancellation Technique

但是我在几篇jssc中都看到外加几uF的片外电容，把主极点设计在输出端，PSR却不是上图（a）这个样子，跟（b）一样，我贴了一个图如下。

（来源：A 5.6 µA Wide Bandwidth, High Power Supply Rejection Linear Low-Dropout Regulator With 68 dB of PSR Up To 2 MHz

文章中摘要里有段话：

Typical LDOs with external filtering capacitors may also have spectral peaking in their PSR response, causing excess systemlevel supply noise.

为什么带片外电容主极点在输出端的PSR会跟主极点在内部趋势一样呢？那个峰值是怎么出现的呢？

9874748x · 发表于 2021-12-28 14:55:16

顶顶

jojenwong · 发表于 2021-12-28 18:37:11

楼主，我理解的是psr是由好几条路径贡献的，第一个拐点所在的频率点一般由主极点位置决定，所以好像和片内片外关系不是很大，

9874748x · 发表于 2021-12-30 17:13:18

jojenwong 发表于 2021-12-28 18:37
楼主，我理解的是psr是由好几条路径贡献的，第一个拐点所在的频率点一般由主极点位置决定，所以好像和片内 ...

是这样的，我的疑问在于片内片外的PSR趋势应该是不同的，带片外电容主极点在输出端的话，到了输出端极点频率处，输出纹波就会被耦合到地了，PSR是会比低频更好的，为何第二个图里会往上升，PSR减小呢

ZhenWT · 发表于 2022-1-12 19:24:55

加几uF的片外电容，把主极点设计在输出端，PSR跟图（b）一样么？

wpc_0310 · 发表于 2023-11-6 16:22:03

顶顶我也遇到这样的问题了，请问楼主是怎么解决的

xdy609841687 · 发表于 2023-11-9 14:55:34

我也想知道这两分析出来为什么会不一样，顶一下

没人爱的渣渣辉 · 发表于 2024-1-2 15:23:51

顶一顶，2024年了，

楼主解决了吗

tenyuan · 发表于 2024-1-21 18:08:09

Mark，有空了看一下

jeffej · 发表于 2024-2-7 13:46:52

very good article !!!

[求助] LDO带片外电容，主极点在输出端的PSR变化趋势的问题

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

站长推荐 /2