LDO中运放的低频增益

谷谷谷夏 · 发表于 2021-12-8 20:23:35

单独把LDO中这个EA掏出来，闭环仿真的话能得到65左右的低频增益，但是如果EA后面直接搭一个PMOS功率管的话，增益就下降到了45dB左右，请问有遇到过这种情况的嘛？

任性 · 发表于 2021-12-9 00:44:55

Normal，because the output res decreased，but what's the pros and cons using this FVF and cross coupled input?

liuzexue · 发表于 2021-12-9 01:32:03

你说的65和45分别是什么的增益，能否说的再清楚一些

yangnanfrank · 发表于 2021-12-9 09:51:51

EA的增益与 PMOS输出级的增益相乘才是你环路的增益。
你的问题是误以为，PMOS输出级的增益为1了。所以才有这个疑惑。
PMOS输出级实际上就是一个CS的放大级。
你具体做仿真的时候，需要给输出级加负载，这样才是更真实的结果。

谷谷谷夏 · 发表于 2021-12-11 18:55:35

任性发表于 2021-12-9 00:44
Normal，because the output res decreased，but what's the pros and cons using this FVF and cross coup ...

这是来自14年的一篇论文的EA，能达到传统折叠型共源共栅的4倍gm，我也是试试看效果

[求助] LDO中运放的低频增益