tsmc工艺库tran仿真波形为虚线

lemon乐飞 · 发表于 2021-11-20 18:17:25

各位前辈，小弟在使用tsmc工艺库时，发现tran仿真的波形为很细的虚线，.cdsenv和display文件已经看过，是solid，如何改成实线

萧sin_sang · 发表于 2021-11-21 14:57:36

右键你的曲线，按照图片里面选择solid就可以变成实线了

lemon乐飞 · 发表于 2021-11-21 19:54:27

萧sin_sang 发表于 2021-11-21 14:57
右键你的曲线，按照图片里面选择solid就可以变成实线了

我知道这样可以，但我不想每次都点，我已经通过cdsenv和cdsinit文件进行了设置，不是打印出来的波形应该就是solid了吗，而且在其他工艺库也没出现这样的问题，我怀疑是和tsmc的工艺库有关

SLIJ · 发表于 2021-11-22 11:24:30

本帖最后由 SLIJ 于 2021-11-22 11:27 编辑

在project下的.cdsinit里面添加 envSetVal("viva.trace" "lineThickness" 'string "thick") 这是viva中改粗细的，solid也是类似的

lemon乐飞 · 发表于 2021-11-22 12:19:32

SLIJ 发表于 2021-11-22 11:24
在project下的.cdsinit里面添加 envSetVal("viva.trace" "lineThickness" 'string "thick") 这是viva中 ...

早就设置过了，没用

JetYeah · 发表于 2021-11-23 17:58:11

删除路径下的display文件然后按如下操作。
CIW->Tools->Display Resource Management->Edit
从上至下依次选择display -> All LPPs -> tsmc18
在Select LPP框中搜索y0~y9，将Linestyle改成solid记得每次更改后apply一下。
然后只要是attach到tsmc18工艺库的设计库都会采用这套方案了。
如果还不行，请确认设计库是否已经attach到tsmc18工艺库。

JetYeah · 发表于 2021-11-25 13:42:17

本帖最后由 JetYeah 于 2021-11-25 13:48 编辑

首先删除路径下的display文件接着CIW-Tools-Display Resource Management-Edit
接着从上往下依次设置为display-All LPPs-tsmc18
接着在Select LPP中搜索y0-y9将Line style设置为solid
每更改一次记得modify current packet一下
最后将工作library attach到tsmc18库即可

JetYeah · 发表于 2021-11-25 13:49:30

为啥审核不通过？？？！！！

首先删除路径下的display文件
接着CIW-Tools-Display Resource Management-Edit
接着从上往下依次设置为display-All LPPs-tsmc18
接着在Select LPP中搜索y0-y9将Line style设置为solid
每更改一次记得modify current packet一下
最后将工作library attach到tsmc18库即可

lemon乐飞 · 发表于 2021-11-25 20:05:12

JetYeah 发表于 2021-11-25 13:49
为啥审核不通过？？？！！！

首先删除路径下的display文件

前辈所说方法我之前就试过，提问里也说了，而且Results Browser里tran波形打印没问题，其他仿真DC，AC，STB波形都正常，唯独tran的波形是虚线

fengxuang · 发表于 2023-11-14 07:23:25

同更改线条部分一直不成功，单独这两句可以成功修改CIW的设置，查询变量也显示已经设置成功了，但绘图还是dot+fine。

envSetVal("viva.trace" "lineStyle" 'string "solid")
envSetVal("viva.trace" "lineThickness" 'string "thick")

复制代码

后来发现再加这一句就可以了，很莫名其妙：

envSetVal("asimenv.plotting" "useDisplayDrf" 'boolean nil )

复制代码

原文链接在这里

[求助] tsmc工艺库tran仿真波形为虚线

站长推荐 /2