请问buck电路会受负载影响吗？

snowfalling · 发表于 2021-11-20 12:26:24

您需要登录才可以下载或查看，没有账号？注册

×

我在cadence里面仿真buck电路，像这样

这里负载给到1G了

负载给到1G Ω了压降才正常

，周期10us，高电平3.6us，占空比0.36。现在输出才正常，如果负载给10K，输出电压就只有几十mV了。请问这是什么的问题呢？救命

snowfalling · 发表于 2021-11-20 12:27:46

负载不应该这么大的呀，怎么改电路能让这个压降降下来呢

snowfalling · 发表于 2021-11-20 13:13:04

这个应该怎么办呀

dongmou · 发表于 2021-11-20 13:40:26

你把上面的那个管子换成PMOS试试

snowfalling · 发表于 2021-11-20 20:04:14

dongmou 发表于 2021-11-20 13:40
你把上面的那个管子换成PMOS试试

现在行了

果然是换了pmos就好了。但是为什么呀，朋友你知道原因吗

andyfan · 发表于 2021-11-21 07:53:34

snowfalling 发表于 2021-11-20 20:04
现在行了果然是换了pmos就好了。但是为什么呀，朋友你知道原因吗
...

你把N12的B/S接在一起，然后再去接其他电位了；NMOS的衬底应该只能接0电位的，除非你带了DNW，但看模型名字，你这个不是。

dongmou · 发表于 2021-11-22 09:42:29

snowfalling 发表于 2021-11-20 20:04
现在行了果然是换了pmos就好了。但是为什么呀，朋友你知道原因吗
...

你先去搜两篇硕博论文看看吧，先把理论搞清楚，你这还啥都不懂呢

账号		自动登录	找回密码
密码			注册

[求助] 请问buck电路会受负载影响吗？