在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1176|回复: 0

[求助] 随调谐电压的变化,VCO相位噪声有相当明显的波动(4个dbc/hz@1Mhz)

[复制链接]
发表于 2021-11-3 11:13:02 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
最近在使用TSMC 40nm实现20-24的LC VCO,采用的是N/PMOS互补交叉耦合的结构,并且带有3-bit的开关电容。
  问题所在:1)我在仿真相位噪声的时候,调谐电压的变化范围是0.4-1V,频率的变化只有700Mhz,但是在1Mhz处的相位噪声从-111dbc/hz降到了-107dbc/hz,下降了4个dbc,从理论上来讲应该不会有那么大的波动才对啊,很奇怪,是仿真设置所导致的吗,还是其他什么原因?
                  2)我仿真0-1V的时候,发现最好的相位噪声是在0V处,能到-113dbc/hz,如果能把最好的相位噪声段放在0.4-1V之间会不会就解决了上面这个问题。
请高人指点指点,多谢了!


                               
登录/注册后可看大图

                               
登录/注册后可看大图

                               
登录/注册后可看大图



您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-8 20:58 , Processed in 0.023262 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表