在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2214|回复: 8

高手请进~~~

[复制链接]
发表于 2007-12-25 14:12:18 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
请问各位高手有没有关于在FPGA中用原理图方式输入的资料啊??万分感谢。怎样用原理图的方式描述时序图?小弟万分期待!!!
发表于 2007-12-25 14:26:32 | 显示全部楼层
ise里面就有原理图输入的啊,不过最好还是用行为级语言描述,简单方便容易查错
发表于 2007-12-25 17:50:20 | 显示全部楼层
原理图太恐怖了点,实验室一师兄用原理图做CPLD,后来让我做,我给全废了,直接用HDL写完了。。。
发表于 2007-12-25 18:31:11 | 显示全部楼层
我还是喜欢HDL写
发表于 2007-12-25 19:08:08 | 显示全部楼层
????????????????
发表于 2007-12-25 20:43:30 | 显示全部楼层
个人觉得现在最好不用原理图作吧,不过原理图比较直观
 楼主| 发表于 2007-12-26 11:08:03 | 显示全部楼层
我也知道,不过老大叫我用原理图做,请问下怎么用原理图的形式把时序描述出来啊??
发表于 2008-3-7 15:42:33 | 显示全部楼层
原理图设计有用吗
发表于 2008-3-7 15:58:07 | 显示全部楼层
刚进我们公司的时候 所有的设计全部是原理图的
原理图用异步的时序做比较容易

不过会写代码,画图应该也不是问题,道理一样的

多用工具自带的模块就好了
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-13 20:50 , Processed in 0.029683 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表