手机号码,快捷登录
找回密码
登录 注册
您需要 登录 才可以下载或查看,没有账号?注册
Verilog HDL数字集成电路设计原理与应用_蔡觉平.pdf
2021-10-27 13:47 上传
点击文件名下载附件
15.42 MB, 下载次数: 208 , 下载积分: 资产 -5 信元, 下载支出 5 信元
VERILOG HDL数字集成电路设计原理与应用(第2版)学习指导和实验例程_蔡觉平.zip.zip
2021-10-27 13:48 上传
28.11 MB, 下载次数: 173 , 下载积分: 资产 -9 信元, 下载支出 9 信元
举报
本版积分规则 发表回复 回帖后跳转到最后一页
查看 »
小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网 ( 京ICP备:10050787号 京公网安备:11010502037710 )
GMT+8, 2024-11-9 03:19 , Processed in 0.024154 second(s), 7 queries , Gzip On, Redis On.