栅压自举开关的性能测试

vbstar

对栅压自举开关进行性能的测试，
左边是利用采样阶段，电容上极板接vdd，下极板接采样开关，保持阶段，下极板接地，上极板从vdd断开，模拟下极板采样过程
右边是直接利用采样开关接到电容上极板进行测试。

利用spectrum进行测试分析，取点分析为采样结束后50n，保持的稳定阶段。

黄色为下极板采样，红色为上极板采样，两者enob相差6个b，上极板采样约为16b，下极板采样约为10b，这是为什么呢？

sea11038

两个的仿真电路设置本身就不一样，当然会有很大的差异了。若按你的仿真结果岂不是上极板采样要优于下极板采样了？这明显有悖于常理，主要是你这样的仿真验证还没到需要区分上极板和下极板的时候。

vbstar

sea11038 发表于 2021-10-20 09:21
两个的仿真电路设置本身就不一样，当然会有很大的差异了。若按你的仿真结果岂不是上极板采样要优于下极板采 ...

什么意思呢，我这样子应该就是模拟了下极板采样，我也不清楚为什么下极板采样弱于上极板，同时在我调整开关管的尺寸较小的情况下，两者的性能是接近的。

dannyduan

看看你的时钟，自举的那个试一下non-overlap的

vbstar

dannyduan 发表于 2021-10-20 17:11
看看你的时钟，自举的那个试一下non-overlap的

什么意思呢，我两个用的同样的时钟

sea11038

vbstar 发表于 2021-10-20 09:33
什么意思呢，我这样子应该就是模拟了下极板采样，我也不清楚为什么下极板采样弱于上极板，同时在我调整开 ...

左右两个电路明显不同啊，左边电路还加了翻转的结构。左边电路你取点做FFT是取的翻转保持前信号的还是翻转后的保持信号，如果是保持后的信号，当然和右边电路的结果不一样，因为右边电路只有采样跟随，没有翻转。还有就是其他坛友说的不交叠时钟也是个影响，另外左边的理想开关也并非是理想的，看你怎么设置的。

sea11038

vbstar 发表于 2021-10-20 09:33
什么意思呢，我这样子应该就是模拟了下极板采样，我也不清楚为什么下极板采样弱于上极板，同时在我调整开 ...

刚瞅到你的电路是不是有问题，左边电路的两个switch负控制端悬空？而且采样保持和翻转的开关时钟是用的同一个CLK逻辑？

vbstar

sea11038 发表于 2021-10-22 09:10
刚瞅到你的电路是不是有问题，左边电路的两个switch负控制端悬空？而且采样保持和翻转的开关时钟是用的同 ...

因为设置了开关的工作状态，是保证了翻转的过程，我现在想知道的是，我在相同的保持时间测试，为什么上极板和下极板的测量结果会差这么多，是什么原因导致的。

hebut_wolf

一是 左边的电路没有用不交叠时钟，时钟馈通明显；
二是 左边的电路对VDD采样，右边对地采样，那共模电压到底是多少呢？有点混乱；
VIN有共模量吗？ 是对地还是对一个DC量 ？
三是 switch的控制端悬空，这是个啥，确定没问题？
四是 有仿真过自举开关的ron吗？采样rc的建立时间是多少呢？跟信号频率是多少倍的关系？在不同共模下ron不一样，又回到二的问题了。
总之各种问题。

vbstar

hebut_wolf 发表于 2021-10-22 09:19
一是 左边的电路没有用不交叠时钟，时钟馈通明显；
二是 左边的电路对VDD采样，右边对地采样，那共模电压到 ...

1.不太明白两相不交叠时钟用在哪里。对于采样阶段，上极板接vdd的同时，输入接入开关，在结束采样阶段，先断开上极板与vdd的连接，再断开输入，是否是完成了设置。2.两个电路是对同一个输入信号进行测试，dc为0.5vref，振幅为0.49vref，而且我理解的采样应该是都对的vin，只是一个利用了vdd做翻转，一个利用的gnd直接保持。
3.开关的话，之前没有用过，不过在实际仿真中做到了测试，确定是在该状态下正常的导通并且关断，
4.对于ron的测试没有进行，不太明白如何在tran仿真下进行电阻的测试，不过有看过vgs的曲线。
同时，两个栅压自举开关是相同的结果，只是输出到电容后的采样方式不同，我觉得导通电阻在两种测试情况下是相同的情况。