上拉电路下拉电路

466579614 · 发表于 2021-10-14 14:38:48

您需要登录才可以下载或查看，没有账号？注册

x

请教大佬们，为什么pulldown 电路。pmos 管会截止???? 让X点电压为Vcc 让nmos 管导通输出被gnd拉到0。类似pullup 也是这个疑惑

tang66521 · 发表于 2021-10-14 15:03:50

以Pull - Down为例，若一开始Vx 是0，那么P管导通，对X点充电，Vx上升，N管导通，同时N管的Gate会有微弱的漏电流，也就是说Vx会稳定在一定值，足以使N管导通了。若一开始Vx是1，则由于N管Gate漏电，Vx开始降低直到达到平衡。

xuwenwei · 发表于 2021-10-14 15:47:09

没说PMOS截止吧，只是给了X点一个高电压，不代表PMOS截止，正常应该是VDD-VTH

adhylin · 发表于 2021-10-14 16:20:59

同意三楼，会过一个二极管压差

466579614 · 发表于 2021-10-15 13:45:05

非常感谢各位大佬。明白了

David_Rayn · 发表于 2021-10-16 02:24:28

楼上几位兄弟难道认为GATE上会有电流？？那怕是栅氧得击穿了。这种diode接法的管子，没电流当然是不能导通的，自然就只能截止了。

[原创] 上拉电路下拉电路