设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜全文

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 分享解压后的文档资源

返回列表发新帖

查看: 2336|回复: 4

[资料] 分享解压后的文档资源

发表于 2021-10-12 09:47:13 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

分享解压后的文档资源

Verilog-HDL实用教程（张明）.pdf

8.59 MB, 下载次数: 3 , 下载积分: 资产 -4 信元, 下载支出 4 信元

Verilog数字系统设计教程.pdf

23.64 MB, 下载次数: 6 , 下载积分: 资产 -7 信元, 下载支出 7 信元

VHDL数字电路设计教程 (王志功).pdf

29.75 MB, 下载次数: 29 , 下载积分: 资产 -9 信元, 下载支出 9 信元

VHDL硬件描述语言与数字逻辑电路设计(第三版).pdf

24.9 MB, 下载次数: 5 , 下载积分: 资产 -8 信元, 下载支出 8 信元

复杂数字逻辑系统的VerilogHDL设计技术和方法（夏宇闻）.pdf

7 MB, 下载次数: 7 , 下载积分: 资产 -3 信元, 下载支出 3 信元

数字信号处理的FPGA实现中文版.pdf

7.29 MB, 下载次数: 7 , 下载积分: 资产 -3 信元, 下载支出 3 信元

设计与验证Verilog HDL（源码）.zip

1.53 MB, 下载次数: 3 , 下载积分: 资产 -2 信元, 下载支出 2 信元

回复

使用道具举报

发表于 2021-10-12 13:42:27 | 显示全部楼层

thanks

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2021-10-12 13:52:58 | 显示全部楼层

thanks

回复支持反对

使用道具举报

发表于 2021-10-20 01:27:14 | 显示全部楼层

谢谢分享！

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2021-10-20 13:04:33 | 显示全部楼层

谢谢分享！！！！！！！！！！！！

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

返回列表发新帖

关闭

站长推荐 /1

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 ) |网站地图

GMT+8, 2025-11-4 19:34 , Processed in 0.016415 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表