设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › 100兆总线 时序分析法 (无内容)
123
返回列表 发新帖
楼主: atuhappy

100兆总线 时序分析法 (无内容)

[复制链接]
xhhe
发表于 2009-8-31 17:09:10 | 显示全部楼层
100M总线接口，不知道是什么用工艺实现
回复 支持 反对

举报

yuanpin318
发表于 2009-9-1 19:24:26 | 显示全部楼层
Hhe, primetime
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

orphan
发表于 2009-9-4 16:16:52 | 显示全部楼层
100M都这么难，那1333M岂不是要命了》
回复 支持 反对

举报

kordy
发表于 2009-9-5 22:46:10 | 显示全部楼层
学习中。。
回复 支持 反对

举报

sky123450
发表于 2010-8-13 21:17:36 | 显示全部楼层
很不错，讲的很具体，谢谢
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

123
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-28 14:00 , Processed in 0.016916 second(s), 8 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表