设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › 100兆总线时序分析法 (无内容)

1 23 / 3 页

返回列表发新帖

楼主: atuhappy

100兆总线时序分析法 (无内容)

发表于 2009-8-31 17:09:10 | 显示全部楼层

100M总线接口，不知道是什么用工艺实现

回复支持反对

使用道具举报

发表于 2009-9-1 19:24:26 | 显示全部楼层

Hhe, primetime

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2009-9-4 16:16:52 | 显示全部楼层

100M都这么难，那1333M岂不是要命了》

回复支持反对

使用道具举报

发表于 2009-9-5 22:46:10 | 显示全部楼层

学习中。。

回复支持反对

使用道具举报

发表于 2010-8-13 21:17:36 | 显示全部楼层

很不错，讲的很具体，谢谢

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

1 23 / 3 页

返回列表发新帖

关闭

站长推荐 /1

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-9-12 09:50 , Processed in 0.012133 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表