关于SRAM的bitcell的版图，“fat”型的版图应该怎么画？

MAGA2020

照猫画虎但是觉得别扭，求高人指点

搓芯片的酋长

fat是啥意思

spartan313

6T ? 8T?

MAGA2020

   

geo24 发表于 2021-9-14 11:07
6T ? 8T?

6T的管子  我这里 知识示例一下 两个反相器的相对位置

MAGA2020

   

搓芯片的酋长 发表于 2021-9-14 09:37
fat是啥意思

我也是在其他贴纸上看到 BIT CELL  有 TALL   和    FAT之分，例如 如此就是 TALL 型的

盼盼2014

用的什么工艺啊？28以下会完全不一样，有polydummy的约束

MAGA2020

   

盼盼2014 发表于 2021-9-14 14:44
用的什么工艺啊？28以下会完全不一样，有polydummy的约束

我看的是深亚微米级别的 BIt CELL的画法回合  和通常见到的画法不太一样 所以想见识一下 ，自己尝试画 怎么都感觉别扭  所以想看一下有经验的人的做法是怎么样的，还望不吝赐教

搓芯片的酋长

问题可以具体一点吗？比如NW/PW的设计，Metal的设计，还是PO的设计。问题太广泛了，就像问“数学怎么学”

MAGA2020

   

搓芯片的酋长 发表于 2021-9-15 15:39
问题可以具体一点吗？比如NW/PW的设计，Metal的设计，还是PO的设计。问题太广泛了，就像问“数学怎么学” ...

简单点说，就是想见识一下SRAM bitcell的画法，以及他们的优缺点

搓芯片的酋长

1 碰到这种问题我实在是无语，就像学生时代教授给学生布置调研作业，谁都没闲心写个调研报告给你。但是兴致来了，简单说说。

2 如图所示（下一楼），Tall和Fat的SRAM bitcell design。

3 20世纪70年代，4T SRAM （with resistive load）被发明，并成为stand-alone SRAM领域的主要设计。但它的缺点是不与逻辑CMOS工艺兼容。至20世纪90年代中期，特征尺寸发展到了0.35um，在stand-alone和on-chip SRAM两个领域，6T SRAM都开始取代4T SRAM （with resistive load）。且在恒定电场微缩的技术下，供电电压降至5V以下，自此供电电压成为决定SRAM类型与layout的主要因素之一（工艺上的主要影响因素包括光刻、刻蚀、CMP，这些技术的发展都会引起SRAM设计的修改）。

对于6T SRAM，90nm节点之前，Tall被工业界广泛使用。在光刻中，比光源波长小得多的、重复性的图案设计（这里的重复性指SRAM阵列是由重复的bitcell组合而成）很难实现。而又因为光刻机设备的研发需要大量的资金，光刻机的发展落后于晶体管的微缩（即Moore’s law）。最终的结果是：随着SRAM阵列的微缩，bitcell数量逐渐增加，再加上受到光刻机发展限制的重复性图案设计能力，导致阵列中需要有更多的边缘cell。而更多的边缘cell会引入更低的质量、良率以及阻碍电压的微缩。

自90nm节点开始，工业界开始流行Thincell（或Fat）版图，比如东芝、TSMC、摩托罗拉、德州仪器、Intel和IBM。区别于Tall，Thincell采用了单方向的流线型结构，提高了重复性图案的实现能力（长和宽的尺寸匹配）以及阈值电压Vth的匹配度。Tall中，Poly作为字线Word Line（WL）的连接方式。但在Thincell中，WL采用了金属连接，提供了更低的电阻和更短的WL信号传播时间。Thincell的另一个优点，更短的位线Bit Line（BL）更短引入了更小的电容CBL。换言之，AC性能更好，BL上的差分信号传播更快，周期时间更短；并且在BL差分信号相同的压摆率下，增加了每条BL上bitcell的数量。

为什么我使用Thincell这个词而不是Fat，是因为到了32nm节点，学术界开始流行一种新的Ultra-thin cell设计。原因同样是光刻技术的制约：随着持续的微缩，在同一层上、正交方向上的尺寸愈发难以控制。这导致版图在方向与形状上更严格的限制。这里就不细讲了，与提问无关。再之后就是Finfet时代，没有掀起过新的SRAM bitcell设计的风。现在，学业界和工业界更多的是在memory的架构和材料上攻关，比如具有神经元特性的RRAM。