在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1568|回复: 0

questasim中sbit使用报错求助

[复制链接]
发表于 2021-9-2 17:24:11 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
   typedef struct packed{
      logic  [$bits(desc_csr.sideband)-1:0]      sideband;
      logic  [$bits(desc_csr.address)-1:0]       address;
      logic                                      write;
      logic  [$bits(desc_csr.byteenable)-1:0]    byteenable;
      logic  [$bits(desc_csr.writedata)-1:0]     writedata;
      logic                                      read;
      logic                                      readvalid;
      logic  [$bits(desc_csr.readdata)-1:0]      readdata;
      logic                                      waitrequest;
   } csr_if_t;


这种写法在queatasim中报错,在verdi中仿真中不会,大家有遇到过么,有什么解决办法呢



您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-14 12:06 , Processed in 0.013696 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表