如何实现64个4位数据相加

innovation · 发表于 2021-9-1 20:13:54

ISE综合后消耗的资源情况如下图：

innovation · 发表于 2021-9-1 20:17:32

ISE综合（器件：XC6SLX45-2）后报告的时序性能如下图，允许的最大系统时钟频率282.326MHz，关键时序路径的逻辑级数4，延迟3.542ns ：

innovation · 发表于 2021-9-1 20:19:36

资源消耗，时序性能，流水线延迟。。。各位自己权衡吧。

innovation · 发表于 2021-9-1 22:26:43

更进一步的，可得到如下的结果，流水线延迟24个时钟周期：

innovation · 发表于 2021-9-1 22:28:18

资源消耗：

innovation · 发表于 2021-9-1 22:30:51

ISE综合后报告的时序性能，最大系统时钟频率382.117MHz，关键时序路径逻辑级数1，逻辑延迟2.617ns，如下图：

zyfwh · 发表于 2021-9-6 18:31:25

慢慢加，一个加法器

[求助] 如何实现64个4位数据相加