做LDO需要关注小信号输出阻抗吗？

海绵 · 发表于 2021-8-30 10:54:12

本帖最后由海绵于 2021-8-30 14:20 编辑

我的问题是这样的：
1：如果把LDO等效成一个电压源的话，那么其小信号输出阻抗是不是可以理解为电压源内阻？

2：LDO的小信号输出阻抗是不是越小越好？输出阻抗除了会影响输出极点的位置外，还会影响什么性能？

3：LDO的输出阻抗会影响负载调整率？还是影响瞬态响应？

4：对于无片外电容的结构，当负载电流是一个很快的窄脉冲时（负载是数字电路，脉冲电流宽10ns，高1mA），环路根本不可能响应这么快，此时输出电压会有一个很大的undershoot，这个undershoot除了和输出点电容有关外，和输出阻抗有关吗？按我的理解，ΔV=ΔI*rout，所以输出阻抗越小，undershoot越小，不知道对不对？

dongmou · 发表于 2021-8-30 10:54:13

1. 是的，可以这么理解。

2. 是的，小信号输出阻抗越小，电源越理想，瞬态响应越好，但一般情况下在带内小信号输出阻抗是几乎为零的，而在G赫兹以上也是比较小的，因为设个时候输出端口的电容已经起较大作用了，而在带外的M赫兹级别，输出阻抗是较大的。输出阻抗可以推出来的，你可以推推试试看，其表达式大致可以分为4部分，每一部分在每个频段所起的作用是不同的，你可以根据需要来定点优化某一频段。

3. 都会影响。

4. 这个undershoot和输出阻抗有关，假设你输出阻抗为0，那么就不可能会出现overshoot和undershoot，你的理解是对的。这种高频的响应，把输出端口的电容大一点，会有较好的结果。

jojenwong · 发表于 2021-8-30 11:29:48

mark一下，我也想知道

海绵 · 发表于 2021-8-30 13:39:37

顶一下

qluo14 · 发表于 2021-8-30 14:01:58

本帖最后由 qluo14 于 2021-8-30 14:29 编辑

1：按照戴维南定理，是的可以等效2：输出电阻应越小越好，输出阻抗除了会影响输出极点的位置外，还会影响下一级的输入信号。前一级的输出阻抗太高，对下一级的输入阻抗会造成分压。你可以把LDO看成一个电压源，a ideal voltage source should has zero output impedance.
3:就如你第二点提到的输出阻抗会影响极点位置，因此输出阻抗也会影响瞬态响应。在未达到摆率，或者说只考虑小信号transient response的时候，可以用系统稳定性来判断(即判断系统稳定性中的频率响应如最常见的波特图)，如果PM=45°，则频率响应会有一个30%尖峰，这也是为什么大多PM要求60°以上的原因。下冲不太了解，不过输出阻抗直接影响极点位置从而直接影响相位裕度。

4：负载调整率也不是很了解，以上都是从运放的基础知识上回答，可能更高级的结构有更深奥的考量也不一定，欢迎指正补充。