芯片封装设计时，阻抗一般控制在多少ohm？可以是50ohm吗？

iamtorres9 · 发表于 2021-8-28 09:11:03

是考虑bonding线的线阻吗？

从零开始Y · 发表于 2021-8-28 09:20:29

iamtorres9 发表于 2021-8-28 09:11
是考虑bonding线的线阻吗？

是基板上走线的阻抗
bonding线也需要考虑的吗？好像没有多大调整空间啊，只能调线粗吧，尽量短一些不可以吗？
如果需要考虑的话是调整线粗吗？有相应的计算（估算）方法吗？或者工具吗？
我只会用APD+自带的工具

iamtorres9 · 发表于 2021-8-28 09:51:24

从零开始Y 发表于 2021-8-28 09:20
是基板上走线的阻抗
bonding线也需要考虑的吗？好像没有多大调整空间啊，只能调线粗吧，尽量短一些不可以 ...

基板上面的电阻我不太了解，bonding线的话一般比较小，几十毫欧的样子。

从零开始Y · 发表于 2021-8-28 10:22:11

因为PCB板会控制在50ohm左右、有些芯片在Die上会做终端匹配（ODT）来保证阻抗连续、有些不会，所以我不知道没做ODT的芯片如何进行阻抗匹配
是在PCB板上（封装外）还是在芯片基板上就将阻抗控制在50ohm
在仿真模型里也有 Xohm_ODT的选项

从零开始Y · 发表于 2021-8-28 10:26:50

所以我不清楚的是芯片基板上的阻抗要不要控制在50ohm来保证阻抗连续
或者说会不会有其他方法来保证阻抗连续，芯片基板上就不管了

pengxiang.ping · 发表于 2022-4-12 13:39:02

可以用polar SI9000计算出50ohm的线宽线间距啊。最好是ODT-基板走线-PCB都保持相同的阻抗，这样不会有反射。

xiaoeyuwuwu · 发表于 2022-7-11 19:28:48

pengxiang.ping 发表于 2022-4-12 13:39
可以用polar SI9000计算出50ohm的线宽线间距啊。最好是ODT-基板走线-PCB都保持相同的阻抗，这样不会有反射 ...

这个方法好

huhuking · 发表于 2022-9-15 10:37:58

是要匹配到50欧姆

Knight007 · 发表于 2022-9-15 20:01:53

这个主要看你封装上的传输线是单端还是差分，不同接口阻抗约束不一样。有的约束85欧姆，有的约束100欧姆。你说的50欧姆应该是单端的，但是在约束阻抗时要结合板级阻抗进行匹配，可以不相等但是不能差别太大。

[求助] 芯片封装设计时，阻抗一般控制在多少ohm？可以是50ohm吗？