在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1843|回复: 5

[求助] PLL锁相环VCO延时单元资料求助

[复制链接]
发表于 2021-8-18 21:17:36 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本帖最后由 amplifier_bias 于 2021-8-18 21:19 编辑

请问有没有下面这种结构的VCO延时单元详细介绍的文献资料或者书籍,相关文献是找到一些,但是都是作为其他结构的铺垫,单独针对这种介绍的不够详细
image.png
发表于 2021-8-19 09:35:57 | 显示全部楼层
这不是迟滞比较器吗,Allen书上比较器那章有讲。
 楼主| 发表于 2021-8-19 14:35:58 | 显示全部楼层


vividdream 发表于 2021-8-19 09:35
这不是迟滞比较器吗,Allen书上比较器那章有讲。


你好,我是想要这个结构作为VCO delay cell时候的设计考虑,例如大信号分析和噪声分析之类的
 楼主| 发表于 2021-8-19 14:37:16 | 显示全部楼层


vividdream 发表于 2021-8-19 09:35
这不是迟滞比较器吗,Allen书上比较器那章有讲。


这个用在VCO和当作迟滞比较器考虑应该不一样吧
发表于 2021-8-19 21:29:08 | 显示全部楼层


amplifier_bias 发表于 2021-8-19 14:37
这个用在VCO和当作迟滞比较器考虑应该不一样吧


这方面我也不太懂。
 楼主| 发表于 2021-8-19 23:13:55 | 显示全部楼层


vividdream 发表于 2021-8-19 21:29
这方面我也不太懂。


没关系谢谢你的回复
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 08:48 , Processed in 0.022291 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表