咨询时钟波形抖动的原因

jcxwzy · 发表于 2021-8-4 14:33:55

您需要登录才可以下载或查看，没有账号？注册

x

咨询一下，正常时钟的输出波形应该如右图所示；

但是在测试中发现一片芯片的时钟波形如左图所示，有一定的重影，这个是什么原因导致的？

子车天纵 · 发表于 2021-8-4 14:42:31

重影是你示波器没设置好吧

jcxwzy · 发表于 2021-8-4 14:44:11

子车天纵发表于 2021-8-4 14:42
重影是你示波器没设置好吧

不会吧，同样的探头设置，一个有重影，一个没有重影；

不过这个是新版与老版的芯片；

JetYeah · 发表于 2021-8-4 16:13:23

感觉是触发的不稳定，试试将trig电平设置到中间点呢？从图上看可以设置到1.9V。

jcxwzy · 发表于 2021-8-4 16:30:46

JetYeah 发表于 2021-8-4 16:13
感觉是触发的不稳定，试试将trig电平设置到中间点呢？从图上看可以设置到1.9V。 ...

你好，触发点是设置的波形中间，应该是可以的吧；

jamesccp · 发表于 2021-8-4 16:35:07

这是DSO 模拟DPO的余辉的显示效果。
原因是输出频率在周期变化，如果是整数PLL，可能是LPF电容存在漏电，在Tref内，VC在变化，然后又被环路校正。
而且平均频率和正常相比也是偏低的。

jcxwzy · 发表于 2021-8-5 08:56:53

jamesccp 发表于 2021-8-4 16:35
这是DSO 模拟DPO的余辉的显示效果。
原因是输出频率在周期变化，如果是整数PLL，可能是LPF电容存在漏电，在 ...

你好，这是个RC振荡器，如下图所示，不好意思没有标注哈；
输出频率在周期变化会是啥导致的；

从图像上看感觉频率并没有改变，但是有抖动；

[求助] 咨询时钟波形抖动的原因