在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3617|回复: 8

[求助] 版图绘制时,DRC报这个错误:WARN.PROCESS_1

[复制链接]
发表于 2021-7-21 16:37:31 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x

我在用TSMC180RF的库,画版图的时候,只要版图里面有mimcap或者poly电阻,DRC都会报这个错误:WARN.PROCESS_1。有大哥能解释一下,这是个什么警告吗?而跑LVS时电容显示missing instance,电阻显示3.7%。

image.png

image.png

希望各位大佬帮忙解答一下
 楼主| 发表于 2021-7-21 16:50:08 | 显示全部楼层
电阻的LVS的报错是这样的
image.png
 楼主| 发表于 2021-7-21 17:12:22 | 显示全部楼层
电容的错误是这样的 image.png
发表于 2021-7-22 09:47:50 | 显示全部楼层
本帖最后由 carter_jim 于 2021-7-22 09:51 编辑

1.WARN.PROCESS_1 这条rule就如它的描述一样:当选择混合信号/射频制程时,MIX_MODE的开关应该被打开;这条rule检查的内容是当你的版图(CHIPx)接触到以下几层layer(逻辑或的关系 INDMY,HRI。。。)的时候就要报错;
你说到“只要版图里面有mimcap或者poly电阻,DRC都会报这个错误”,那就说明mimcap或者poly电阻的layer层次肯定有MM_LAYERS中的一层或者几层layer
2.电阻LVS的报错是因为LVS中trace property这个语法后面的Tolerance value设置导致的,找到你的LVS中类似下面的语法,看看后面的值是多少:trace property LR R R 2;2代表2%Tolerance,如果是0则代表layout和网表中数值必须一样否则报错,有的LVS不会直接比较R值而是比较R的W和L
3.电容的报错是说在layout中没有找到电容但是在网表中找到了,去看看你的LVS中电容的定义,是否版图画错了,导致电容没有识别到
 楼主| 发表于 2021-7-22 12:56:36 | 显示全部楼层


carter_jim 发表于 2021-7-22 09:47
1.WARN.PROCESS_1 这条rule就如它的描述一样:当选择混合信号/射频制程时,MIX_MODE的开关应该被打开;这条 ...


谢谢大佬
 楼主| 发表于 2021-7-22 12:58:37 | 显示全部楼层


carter_jim 发表于 2021-7-22 09:47
1.WARN.PROCESS_1 这条rule就如它的描述一样:当选择混合信号/射频制程时,MIX_MODE的开关应该被打开;这条 ...


那想问一下,这个warn.process_1的rule我应该如何更改?这个开关在calibre的哪里呢?
发表于 2021-7-22 14:15:49 | 显示全部楼层


GalaxyKevin 发表于 2021-7-22 12:58
那想问一下,这个warn.process_1的rule我应该如何更改?这个开关在calibre的哪里呢?
...


开关一般在DRC里,这条rule本身不是一般的rule,是提示性的rule
发表于 2022-5-15 15:40:15 | 显示全部楼层


GalaxyKevin 发表于 2021-7-21 17:12
电容的错误是这样的


问题有解决么?

 楼主| 发表于 2022-5-17 15:13:58 | 显示全部楼层


小小cmos 发表于 2022-5-15 15:40
问题有解决么?


解决了,因为当时报错的rule比较新,我们后面换了个rule就通过了
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-9-19 09:35 , Processed in 0.025393 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表