Memory Compiler 的一些问题

xxy199763 · 发表于 2021-7-14 21:30:50

请问一下，使用Memory Compiler生成的IP与自己通过verilog写出来的寄存器组通过DC综合出来有什么区别吗？
例如：reg [511:0] mem [7:0];
gernvar i;
generate
for (i=0;i<511;i=i+4)begin
……

另问一下，MC中怎么配置Flash，我使用的工艺库是SMIC011，工艺库中MC只有单双口SRAM、ROM和单双口的Reg file。
其中ROM只能读数不能写数据，没有写入端口，想配置一块能写数据且掉电不丢失的存储怎么做？

quantus · 发表于 2021-7-14 21:30:51

综合出来的寄存器是拿标准单元搭的. 用memory compiler得到的是sram cell加读出电路搭的, 一般都被深度优化过, 所以面积和功耗都小很多.时许上也更好.

我之前在某个地方看过一个值, 当寄存器的位数超过这个值以后, 就没必要手动综合了, 用memory complier更经济.

我建议你把你自己写的寄存器组丢到dc里面去跑一下综合就能估计出来面积.

flash要看你的工艺有没有. 如果没有就只能每次上电或者复位的时候load寄存器了.

以上为个人的粗浅看法, 希望各位多多指教.

phoenixson · 发表于 2021-7-14 21:35:56

一个是hard macro，一个是std cell

xxy199763 · 发表于 2021-7-14 21:51:37

phoenixson 发表于 2021-7-14 21:35
一个是hard macro，一个是std cell

使用hard macro 与 std配置出来的存储相比，在面积、功耗、时序上会有优势吗？

梵高先生 · 发表于 2021-7-14 21:59:47

生成的面积会小很多，功耗应该也小，时序的话你看手册对比一下

phoenixson · 发表于 2021-7-15 10:02:13

xxy199763 发表于 2021-7-14 21:51
使用hard macro 与 std配置出来的存储相比，在面积、功耗、时序上会有优势吗？ ...

必须的啊

xxxiexieu · 发表于 2021-7-15 10:10:11

我最近也在做这个memory compiler，都使用的生成的ip替换掉自己搭建的，因为包含工艺库的相关信息。

xxy199763 · 发表于 2021-7-15 18:11:46

phoenixson 发表于 2021-7-15 10:02
必须的啊

那如果想用EEPROM或者FLASH之类的要怎么做的？

xxy199763 · 发表于 2021-7-15 18:12:40

xxxiexieu 发表于 2021-7-15 10:10
我最近也在做这个memory compiler，都使用的生成的ip替换掉自己搭建的，因为包含工艺库的相关信息。 ...

请问有没有用到过EEPROM,FLASH之类的可写数据的非易失性存储？

yy_012358 · 发表于 2021-7-16 15:24:08

请教楼主有没有ish的flow?

[求助] Memory Compiler 的一些问题

最佳答案

站长推荐 /2