Customsim(xa) + VCS混合仿真 a2d无法正常使用

wtyytw · 发表于 2021-7-13 12:55:01

大家好, XA + VCS做ADC和数字逻辑混合仿真时，网表为virtuoso生成的spectre, 尽管在vcsAD.init中, ADC输出端口设置了a2d
a2d loth=0.2 hith=1.0 node=top.dut.ADC_OUT*;
最后仿真结果仍然只能看到ADC_OUT是 a2a的信号, 请问有什么解决方案呢?

wtyytw · 发表于 2021-7-13 14:46:30

原来是必须要用一个reg在Verilog里接ADC_OUT....

FY1212 · 发表于 2024-7-17 17:26:43

点赞！！

[求助] Customsim(xa) + VCS混合仿真 a2d无法正常使用

站长推荐 /2