l2latch timing一般都是Multy-cycle path

xingyun666666 · 发表于 2021-7-13 11:25:52

您需要登录才可以下载或查看，没有账号？注册

×

l2catch timing一般都是Multi-cycle path,请问这里的l指的是？为什么这种timing path一般都设为multi-cycle path？

ime · 发表于 2021-7-14 06:39:11

L2：第二级缓存。读cycle是multicycle。arm设计的时候已经考虑到时许收敛了，设计决定是multi-cycle

xingyun666666 · 发表于 2021-7-14 09:59:13

ime 发表于 2021-7-14 06:39
L2：第二级缓存。读cycle是multicycle。arm设计的时候已经考虑到时许收敛了，设计决定是multi-cycle ...

前辈，您好，请问是reg到第二级的cache reg的path一般ARM会设置成mul-cycle ？这个是有什么原因吗？那还有第一级cache？不太懂其中的原理

ime · 发表于 2021-7-14 19:02:09

xingyun666666 发表于 2021-7-14 09:59
前辈，您好，请问是reg到第二级的cache reg的path一般ARM会设置成mul-cycle ？这个是有什么原因吗？那还 ...

是L2 RAM Q->reg 是multi-cycle。。。你去翻一翻arm的文档，里面波形都给你画了

账号		自动登录	找回密码
密码			注册

[讨论] l2latch timing一般都是Multy-cycle path