设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › 嵌入式论坛 › DSP 论坛 › DSP资料区 › Passive Device Verilog Models For Board And System-L ...
芯片精品文章合集（500篇！） 创芯人才网--重磅上线啦！
返回列表 发新帖
查看: 2759|回复: 1

[原创] Passive Device Verilog Models For Board And System-Level Digital Simulation.pdf

[复制链接]
19010815
发表于 2007-12-16 23:42:28 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要 登录 才可以下载或查看，没有账号？注册

x
本帖最后由 cjsb37 于 2013-4-29 09:17 编辑

VERILOG datasheet







Board

Passive Device Verilog Models For Board And System-Level Digital Simulation.pdf

91.35 KB, 下载次数: 14 , 下载积分: 资产 -2 信元, 下载支出 2 信元

Nonblocking Assignments in Verilog Synthesis, Coding Styles That Kill!.pdf

68.63 KB, 下载次数: 6 , 下载积分: 资产 -2 信元, 下载支出 2 信元

Simulation and Synthesis Techniques for Asynchronous FIFO Design.pdf

120.8 KB, 下载次数: 9 , 下载积分: 资产 -2 信元, 下载支出 2 信元

相关帖子
回复

举报

name108662
发表于 2007-12-20 15:35:00 | 显示全部楼层
too expensive.
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-19 19:10 , Processed in 0.016570 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表