栅压自举开关

vbstar

因为设计电路需要正负10v的输入电压，因此设计高压的栅压自举开关，VDD=15 ,VSS=-15 CLK=-15到15 VIN幅值10电路工作状态为CLK为高电平时，上面接VDD的PMOS和下面接VSS的NMOS导通，电容上下极板电压差为30v,CLK为低电平，连接vout与vin的NMOS导通，此时电容下极板电压为VIN，根据电容泵的原理，上极板电压应为30+vin。但实际仿真结果，上极板电压约为15v，下极板电压最大为6v



采用NMOS开关为上极板提供VDD时，上极板电压可以到35v，上下极板电压差保持为30，这里面是不能用上面PMOS提供VDD吗，是什么原因呢？

hitzhabc

注意下，当CAP_TOP高于VDD的时候，PMOS的源漏区反转。

vbstar

   

hitzhabc 发表于 2021-6-21 20:32
注意下，当CAP_TOP高于VDD的时候，PMOS的源漏区反转。

意思是栅压自举开关不能用PMOS给电容上极板提供电压吗，在电路仿真中没有实现PMOS漏端电压超过VDD很多。

vbstar

   

hitzhabc 发表于 2021-6-21 20:32
注意下，当CAP_TOP高于VDD的时候，PMOS的源漏区反转。

对于下图这种栅压自举开关，使用NMOS提供VDD，同样也会出现这种情况把。

daijiatang

试试：电路上CLK和CLKN的位置对调一下。

daijiatang

另外，N管的阈值是10V？

hitzhabc

   

vbstar 发表于 2021-6-22 09:20
意思是栅压自举开关不能用PMOS给电容上极板提供电压吗，在电路仿真中没有实现PMOS漏端电压超过VDD很多。
...

CAP_TOP只要比VDD高0.7V，然后PMOS的源/漏和衬底的PN结就正向导通了，你这个电路的问题在于PMOS的bulk接法不对。要随时跟随最高电位。不能直接和VDD连通。

vbstar

   

daijiatang 发表于 2021-6-22 09:33
另外，N管的阈值是10V？

因为是高压条件，采用的高压器件，同时VBS较大的情况下，阈值电压可能会到达10V

vbstar

   

hitzhabc 发表于 2021-6-22 09:33
CAP_TOP只要比VDD高0.7V，然后PMOS的源/漏和衬底的PN结就正向导通了，你这个电路的问题在于PMOS的bulk接 ...

这是按照建议把衬底接电容上极板，是整个电路的最高电位，结果是下面这种，有一个峰值在22v左右，然后迅速下降

daijiatang

从CAP_TOP和CAP_BOT之间的压差判断，电荷在开关切换时发生泄漏；