在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3148|回复: 7

[资料] [Google]Nature文章:AI助力6小时完成floorplan

[复制链接]
发表于 2021-6-18 16:03:53 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
最近Google在Nature上发表了论文,使用AI技术,可以在6小时内完成可以媲美人工floorplan。其基本思想如下:
(1)使用图神经网络Edge-GNN,将网表信息编码为低维向量;
(2)使用一系列手段简化设计:
        1、使用hMETIS将网表中的标准单元进行分割,划分为数千个标准单元cluster;
        2、将整个floorplan进行网格化,实验是使用30X30的网格。所有macro和标准单元cluster是放置在网格上的;
        3、当计算wirelength时,假设wire都是从macro或者标准单元cluster的中心出来的
        4、计算routing congestion时,仅考虑拥塞程度前10%的grid cell
(3)使用强化学习方法,一次放置一个macro(从大到小),完成所有macro放置,最后使用Force-Direct的方法将所有其他标准单元cluster进行放置;
(4)完成后,将所有macro对齐到power grid,然后固定所有macro位置,使用商用EDA工具对标准单元进行place,最后评估结果。

感兴趣的,可以一起发帖讨论啊~


当然,这距离各种媒体转发时鼓吹的“6小时完成芯片设计”,为时尚早。目前论文只是说6小时能够给出媲美人工的floorplan结果。后续的detail placement、CTS、routing、各种check,还早呢。



A graph placement methodology for fast chip design.pdf (7.27 MB, 下载次数: 92 )
发表于 2021-6-18 16:18:40 | 显示全部楼层
您好,我最近就遇到了macro没有对齐到power grid上的问题,请教,7nm时,一定要先macro对其到power grid?这和design格点有什么不一样,只有先进工艺才有这样的要求吗?
发表于 2021-6-18 20:02:33 | 显示全部楼层
kankan
发表于 2021-6-18 20:52:50 | 显示全部楼层
多谢分享
发表于 2021-8-26 18:06:14 | 显示全部楼层
多谢分享
发表于 2023-6-19 21:40:05 | 显示全部楼层
Thanks
发表于 2023-6-25 11:30:23 | 显示全部楼层
thank
发表于 2023-7-5 15:10:54 | 显示全部楼层
any top floorplan related ML algorithm?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-23 17:37 , Processed in 0.023130 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表