CML转CMOS时钟接在反相器输出端首尾相接的反相器作用是什么？

CWBBest · 发表于 2021-6-18 11:26:50

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

如图红圈部分，这样的结构见到过很多次了。

图片.png

直观地看是利用正反馈加快另一支路时钟的翻转速度。但就初步的仿真结果来看效果并不好。可能是我选取的尺寸不对，也有可能并不是这个作用。

有使用过这种结构的前辈吗？能否请教一下这些首尾相接反相器的真正作用，以及尺寸应该凭借什么选取呢？感谢！

不负时光 · 发表于 2021-6-18 11:35:31

顶一下

wrss20080407 · 发表于 2021-6-18 13:30:09

我猜应该是起驱动作用，帮助节点电压稳定到1或者0

phoenixson · 发表于 2021-6-18 14:11:51

纠正每一个节点的相位差

lidequan · 发表于 2021-6-18 14:22:20

锁存器

CWBBest · 发表于 2021-6-18 14:25:48

phoenixson 发表于 2021-6-18 14:11
纠正每一个节点的相位差

能详细说一下吗？如何能纠正相位差呢？我大概仿真了一下，跨接在两路的latch尺寸从0.1倍反相器尺寸至0.5倍尺寸效果都不明显，甚至还更差了。

我现在做的是逐级放大的反相器，逐级比例是1：2。

hsguo · 发表于 2021-6-18 15:34:30

顶一下

lidequan · 发表于 2021-6-18 16:06:47

你好，我尝试理解一下“”纠正相位差”。纠正相位差就是我们希望CK2和CK2b是一组非交叠时钟（例如在chargepump中），我们先不考虑是低电平不交叠还是高电平不交叠。具体分析如下：假设第一个latch，上面一条线的信号为1，下面一条线的信号为0.此时latch中锁存一个状态。当上面线的信号翻转为0时，相当于向memory中写入数据，即由于latch的作用，下面线一定会置位1.简单的说，就是让上面线和下面线一定是反向的。
关于尺寸的选择。latch需要起到上面所说的作用，就是说当ck2和ck2b错位了，上面信号线翻转为0时，下面线还依然保持为0，此时就是需要latch去做竞争，将下面线拉回为1.需要设计合理的尺寸时此时的latch竞争能力更强。