在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 7583|回复: 2

SAR ADC 定制开发需求外包招标

[复制链接]
发表于 2021-6-17 14:54:41 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本帖最后由 etryu11 于 2021-6-17 15:50 编辑

大家好,
     由于项目比较紧急,现外包SAR ADC IP设计,请有成功流片经验的团队参与合作,费用面谈。
具体需求如下:
1)需要采用UMC 28nm HPC 2.5V device的工艺进行开发(部分规格需求可参考下图1,参数可以调整,但工艺不能变)
2)交付需求如图2,完整的IP
3)需要有成功流片资质的团队(公司这方面把关比较严,请理解)
4)请您发一份贵公司的项目资质介绍到如下邮件 yong.zhang@xitri-xm.com, 如果合适,我们会及时和您联系。
5)截止时间2021-6-30号
谢谢。
Key Features • UMC 28nm HPC Process
• 0.9V & 1.8V Supplies
• 12-bit High-Speed SAR Dual-Channel ADC
• 200MS/s Sampling Rate per Channel
• Internal Bandgap and Biasing System Included
• All required Voltage References Included
• No External Accurate Reference required
• No External Reference Decoupling required
• Differential Input Signal Range: 1.0Vppdiff
• Outstanding Dynamic Performance:
• 75.0dB SFDR
• -75.0dB THD
• 63.5dB SNR
• 63.2dB SNDR
• 10.2-bit ENOB
• [Noise integrated up-to Nyquist]
• Outstanding I/Q Cross-Channel Performance:
• < ±0.1dB I/Q Channels Gain Mismatch
• < -75.0dB Crosstalk between I/Q Channels
• Ultra-Low Power Dissipation: 20mW
• Ultra-Compact Die Area: 0.12mm2

             图1
Deliverables
  • Datasheet
  • Characterization Report
  • Flat Netlist (cdl)
  • Layout View (gds2)
  • Abstract View (lef)
  • Timing View (lib)
  • Behavioral Model (VHDL/Verilog .v)
  • Integration Guidelines and Support
            
         图2









发表于 2021-6-17 15:48:04 | 显示全部楼层
我估个价吧, 白盒200个起, 可能有团队可以拿验证过的ip出来. 当然我是做不出来的.
发表于 2021-8-3 22:05:47 | 显示全部楼层
how much
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-23 21:14 , Processed in 0.015300 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表