在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
芯片精品文章合集(500篇!) 创芯人才网--重磅上线啦!
查看: 5054|回复: 5

[讨论] ARM Accelerator Coherency Port(ACP)接口的作用和工作原理是什么?

[复制链接]
发表于 2021-6-16 17:07:46 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
ARM在A系列和R系列中提供了一个Accelerator Coherency Port(ACP)的接口,multi-processor系统中的coherence问题?ACP具有master port和slave port,实际是AXI的write address channel和write response channel,这个在集成的时候应该如何连接?
ACP的作用机制是什么?应用的场景有哪些?

 楼主| 发表于 2021-6-20 21:09:25 | 显示全部楼层
有人回答吗,自己先顶一下
发表于 2021-6-22 14:53:11 | 显示全部楼层
看明白了没?
 楼主| 发表于 2021-6-24 17:48:58 | 显示全部楼层


说实话,没怎么看明白知道有一个ACP master和ACP slave的接口。然后ACP slave和外部的master项链(需要维持一致性的那个master),ACP master接口和memory system相连。我是不太明白这个ACP master接口怎么和memory system相连

发表于 2022-7-11 13:32:31 | 显示全部楼层
看明白了吗? 我知道如果双核,是有一个SCU的模块, 但是4个核的时候是如何处理的?
 楼主| 发表于 2022-7-13 09:37:14 | 显示全部楼层


sunyzs 发表于 2022-7-11 13:32
看明白了吗? 我知道如果双核,是有一个SCU的模块, 但是4个核的时候是如何处理的?  ...


看明白了,双核就是SCU实现的,其实一致性非常有限,core和core之间的一致性无非保证,只能保证core与外部master之间的一致性
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 23:22 , Processed in 0.019093 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表