set_max_delay get_clocks virtual clock 疑问

seulk

大家好，后端新手请教各位一个问题，下面这句脚本：
set_max_delay [expr $CLK_PERIOD_40M*0.5] -from [get_clocks v_APB_CLK] -to [remove_from_collection [all_clocks] [get_clocks v_APB_CLK]]

大概意思是，定义一个虚拟时钟v_APB_CLK，然后定义从虚拟时钟v_APB_CLK到其它时钟的路径最大延迟，
想请问的是get_clocks v_APB_CLK得到的集合具体是什么呢？能定位到具体的电路节点吗？
create_clock虚拟时钟的时候一般都不会像real clock一样指明电路节点，
那么get_clocks v_APB_CLK具体是以什么作为分析的对象呢？

谢谢

zsftm

-from [get_clocks v_APB_CLK]  就是由v_APB_CLK驱动的时序路径起点集合
-to     [get_clocks v_APB_CLK]  就是受v_APB_CLK约束的时序路径终点集合

fhy420462303

v_APB_CLK 不是虚拟的吧！需要creat或者generate吧！

seulk

fhy420462303 发表于 2021-6-16 15:57
v_APB_CLK 不是虚拟的吧！需要creat或者generate吧！

虚拟时钟在用create_clock声明的时候一般都是像下面这样，指定name和period，不会指定pin/port吧
create_clock -name v_APB_CLK -period $CLK_PERIOD_40M -waveform "0.0 [$CLK_PERIOD_40M*0.5]"

那么[get_clocks v_APB_CLK]对应的是什么端点呢？
是前面用set_input_delay/set_output_delay -clock v_APB_CLK xxx指定的电路端点吗？

fhy420462303

对的 就是你后面写的 XXX 作为一个中间量来分析的！
如果没有这个设置的话 set_input_delay/set_output_delay -clock v_APB_CLK xxx
都没有办法进行分析了！
PS：一般不怎么用模拟时钟吧