小数分频PLL，MASH111DSM怎么去控制可编程分频器

xianwu_hs

要设计小数分频PLL，基本架构已经确定：使用基于MASH111的DSM，双模预分频器+PScounter实现。
现在遇到的问题是，不知道怎么把小数分频控制字经过DSM后的输出与整数分频控制字结合起来去控制（双模分频器+PScounter）可编程分频器
此前没做过小数分频PLL，求助大佬们点拨一二

xianwu_hs

没人吗，自顶

xianwu_hs

目前才用的方法是将dsm输出的-3-4通过补码形式处理，在扩展成和整数分频控制字一样位数，再把二者相加，提供给NPS分频器。。。。但是在做环路仿真的时候，环路一直不锁定，表现在设定的输出频率980M附近抖动，并且有几十M的变化。。。。。通过观看dsm输出波形，能够正确输出-3 to 4的值，并且和整数相加后的分频比也在设定的50上下变化。。。。。stb仿真过有57°的相位裕度，。。。。一直没找到是什么原因导致的不锁定，欢迎做小数PLL的前辈伙伴来指点指点，谢谢

scpuke

做环路锁定仿真之前，把下面几项确认一下：
1， MASH111输出-3~4加上整数，这个整数序列是否正确？ a) average应该是你预设的小数除频比；b) 序列做频谱分析，应该看到60dB/十倍频的噪声整形。
2， 双模预分频器+PScounter的功能是否正确？a) 固定输入频率，sweep除频比，是否能按预设除频比正确除频？ b) 固定输入频率，给随机除频比，是否能按随机除频比序列除频（顺序不能错）？  
这两大步走完了，才算MASH111和divider的模块级function得到验证。然后再看闭环锁定。

xianwu_hs

scpuke 发表于 2021-7-24 16:32
做环路锁定仿真之前，把下面几项确认一下：
1， MASH111输出-3~4加上整数，这个整数序列是否正确？ a) aver ...

谢谢你的回复，问题已经解决了

xianwu_hs

经过一个来月的时间，终于把这个问题解决了，问题出在把DSM输出和整数分频比进行预处理再输出到吞脉冲可编程分频器控制字的接口模块，这个模块是很多论文不怎么详细介绍的，但是这个模块的确又很关键，需要注意时钟的时序和触发的边沿要和团脉冲计数器内部一致（同步）。。。。希望能够给遇到同样问题的人有所帮助

xianwu_hs

通过二进制的加法器处理分数和整数控制字，将最后的结果加载到吞脉冲可编程分频器即可，其中注意时序要求

IC_go

好贴，楼主能分享下有关DSM的设计资料吗，目前本人也在学习DSM相关知识。